九域半導體科技（蘇州）有限公司近日獲得國家知識產權局授權的發明號ZL202310892456.7，名稱為“基于雙頻渦流耦合補償的寬量程低電阻率晶圓原位校準方法”。該并非單純算法優化或結構微調，而是針對碳化硅襯底量產過程中長期存在的測量漂移問題，構建了一套物理可溯源、工藝可嵌入、產線可復用的技術路徑。

蘇州作為長三角集成電路裝備產業核心集聚區，擁有從設計、制造到檢測的完整生態鏈。園區內多家第三代半導體企業反饋：6英寸碳化硅晶圓在拋光后電阻率分布非均勻性加劇，傳統單頻渦流儀在0.5–5 mΩ·cm區間重復性偏差達±8.3%，導致外延前篩選誤判率上升。這一現象在蘇州納米城某頭部SiC襯底廠2023年Q3良率分析報告中被明確列為關鍵瓶頸——其產線因電阻率誤測引發的返工占比達12.7%，直接拖慢客戶驗證周期。

本的核心突破在于重構渦流激勵與響應的物理關系模型。現有商用設備普遍采用固定頻率激勵加經驗擬合，而該技術引入雙頻動態耦合機制：主頻（12 MHz）穿透晶圓表層獲取載流子濃度主導信號，輔頻（3.2 MHz）同步探測晶格應力引起的電導率擾動。二者通過相位差實時反演晶格畸變對電阻率讀數的影響，并在測量過程中自動完成材料參數補償。實驗室對比數據顯示，在相同4H-SiC晶圓樣本上，新方法將0.8 mΩ·cm點的測量標準差由0.042 mΩ·cm壓縮至0.011 mΩ·cm，穩定性提升近四倍。

該已集成于公司最新一代WRT-8000系列晶圓電阻率測試儀。設備不再依賴標準片定期標定，而是通過晶圓邊緣3 mm環形區域的原位參考測量，實現每片晶圓獨立建立校準基線。實際產線部署中，蘇州某SiC外延廠將其接入MES系統后，電阻率數據與后續霍爾測試結果的相關系數從0.81提升至0.94，外延層厚度波動降低23%。這意味著測試數據具備工藝前饋能力——當某片晶圓邊緣電阻率梯度超過設定閾值時，系統可提前調整外延腔體溫度梯度，避免整批外延失效。

• 支持6–8英寸SiC、GaN-on-Si及半絕緣GaAs晶圓全表面掃描，最小步進50 μm

• 單片測量時間≤85秒（含自動對準與邊緣補償），適配FOUP全自動搬送

• 內置材料數據庫覆蓋4H-SiC（0001）、6H-SiC（0001）、GaN（0001）等12種晶向組合

• 校準模塊可追溯至中國計量科學研究院NIM-ECV標準裝置

當前行業對低電阻率測量存在認知誤區：多數廠商仍將“高精度”等同于“高分辨率”，卻忽視晶格缺陷、表面態密度、熱歷史等非電學因素對渦流響應的耦合干擾。本的價值恰恰在于承認這種耦合不可忽略，并將其轉化為可控變量。在蘇州工業園區舉辦的2024第三代半導體檢測技術研討會上，一位從事SiC器件開發十年的工程師指出：“過去我們花三個月調試外延參數，現在發現一半問題出在襯底電阻率數據失真上。WRT-8000不是讓測量更快，而是讓數據第一次真正可信。”

該技術已通過SEMI標準草案《SEMI D39-0723：寬禁帶半導體晶圓電阻率原位測量指南》的符合性驗證。與傳統方案不同，九域未選擇在硬件端堆砌傳感器，而是以物理建模驅動測量邏輯重構。這意味著用戶無需更換探頭或升級機械平臺，僅通過固件更新即可激活雙頻補償功能。目前已在蘇州、東莞、廈門三地六家碳化硅企業完成產線驗證，平均縮短客戶工藝窗口確認周期17個工作日。

對于正在推進6英寸轉8英寸產線升級的碳化硅廠商，電阻率測量誤差的放大效應呈幾何級增長。一片8英寸晶圓若存在0.3 mΩ·cm的系統性偏差，將導致外延層摻雜濃度計算誤差擴大至±15%，直接影響終端器件的擊穿電壓一致性。WRT-8000系列所承載的這項，本質是將測試儀器從“數據提供者”轉變為“工藝守門人”。當測量本身開始參與工藝決策閉環，檢測環節便不再是產線末端的被動質檢，而成為前端材料控制的關鍵支點。

九域半導體位于蘇州工業園區生物納米園，這里聚集了全國近40%的半導體檢測設備研發團隊。公司實驗室配備全套SEMI認證環境模擬艙，所有技術均經過2000小時連續老化測試與-40℃至120℃熱循環驗證。目前該技術已開放定制化集成服務，支持與客戶現有AOI、SPC系統進行OPC UA協議對接，確保測量數據無縫進入工藝質量分析流程。